

150 4 G 06 F 12/00

ГОСУЛАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫТИЙ

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ


Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

- (21) 4119339/24-24
- (22) 16.09.86


NTRMAII

- (46) 15.04.88. Don. 1 14
- (71) Таганрогский радиотехнический институт им. В.Д.Калимкова
- (72) Н.Г.Лархоменко, В.Ю.Лозбенев и А.И.Купровский
- (53) 681.325 (088.8)
- (56) АВТОРСКОЕ СРИДЕТЕЛЬСТВО СССР
- № 999058, кл. G 06 F 13/06, 1983. Алторское свилетельство СССР № 1024926, кл. G 06 F 13/00, 1983.
- Апторское спишетельство СССР № 1198565, кл. G 11 C 8/00. 1985. (54) УСТРОЙСТВО ЛЛЯ АПРЕСАЦИИ БЛОКОВ

(57) Изобретение относится к вычислительной технике и может быть использовано для адресации блоков намяти в системе памяти. Целью изобретення янияется упромение устройства и повышение нележности его работы за скет исключения тактируеных эленентоя. Устройство лля апресации блоков памяти сопермит переключатели 1-4, регистр 5 адреса, дешифратор 6 адреса, элементы ИЛИ 7-9, элементы коймутации 10, 11. В устроястве ј-у алресу ображения булет всегда срответствояать ј-й блок памяти из числа не--высл соноло житеньсен и минериплите ти. 3 ил.



1388877 A 1



Составитель И.Андреев
Релактор Е.Копча Техрел А.Кравчук Корректор С.Черии

Заказ 1581/50 Тирлж 704 Попписное
ВИБЕЛЕЙ Государственного комитета СССР
по делам мэобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Упгород, ул. Проектива, 4

25

Изобретение относится к вычислительной технике и может быть использовако для адресяции блоков памяти и системе намяти.

Пелью наобретения является упропение устройства и повышение належности его работы за счет исключения гактируемых элементов.

На фиг. 1 представлена функциональная схена устройства для случая четырех блоков памяти; на фиг. 2 к 3 - примеры реализации первого и второго элементов коммутации.

Устройство для апресации блоков намяти содержит переключателя 1-4, регистр 5 апреса, делифратор 6 адреса, элементы ИЛИ 7-9, первыя 10 и второй 11 элементы коммутации и имяет вход 12 апреса и выходы 13-16 устройства.

Устройство работает следующим образом.

Элемент 10 коммутация: (фиг.2) реалноует погические функции F=GII, I. = H, где G, H, K, I. = сигналы на исрвом, втором ехопах и первом, втором ныхолах состретственно. Элемент 11 коммутации (фиг.3) реализует погические функции D = ABC,  $E = B\overline{C}$ , F = BC, где A, C, B, D, F = сигналы на первом, втором, третьем выхолах состретственно.

Сразу же после подачи питания начинается севно распрецеления дамяти и матрице элементов 10 и 11 коммутащин в спответствии с сигналами переиломателей 1-4. Сигнал высокого уровил (ВУ) на выхоле переключателей 1-4 соответствует состояние "Блок включен", сигнал нязкого уровия (НУ) — "Блок выключен".

Предположим, что на выхоле перемлючателя I присутствует сигнал НУ
(первый блок памяти выключен). Тогда
в соответствии с функцией К = СН элемента 10, распоноженного в первой
строке переого столбца, это лелает
невозможной коммутацию первого блока
памяти, а в соответствии с функцией
L = П на втором выходе элемента 10
устанавливается сигнал ВУ, который
поступает на второй вхсл элемента 11
коммутации второй строки первого
столоца. Предположии, что на выхоле
переключателя 2 установлен сигнал ВУ
(второй блок памяти включен). Тогда

на выхоле второго эленента Н (в этом элементе коммутации) устанавливается сигнал ВУ, который поступил на второй вход четвертого элемента И, подготавливая его к включению. Одновремение с этим я соответствии с функцией . F = BC на третьем выходе элемента 11 коммутации устанавливается сигнал НУ, который делает невозможным возбужденке второго блока любым выходом лешифратора б, кроме первого. В соответствии с функцией F = BC на яторон виходе эленента 11 конмутации устанавливается сигнал НУ, который делает невозножным возбужление первым выколон дешифратора 6 любого блока, кроме второгс.

Предположим, что на выходе переключателя 3 установлек сигнал НУ. Это тро ни эминимини минкомсовым трапад ного элемента коммутации в третьей строке. Если на выходе переключателя 4 установлен сигнал ВУ, то это вызывлет включение элемента коммуталин четвертой строки второго столбца анапогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причен коммутакия через включившиеся элементы коннутации вы--иоков попожив и в спотяфиява содож тов 7-9 ИЛИ, подключенных к ядресным схеням блоков ламяти, происходит сверху вниз и слева направо.

Таким образом, если на выхоле какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходях всех элементов коммуташин устанавливаются сигиалы ИУ и. следовательно, сигнал ЖУ на выходе спотпетствующего элемента ИЛИ, что делает невозможным возбуждение отключенного блока паняти при любом апресе ображения. Если на выходе какого-либо переидычателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коннутаини, который расположен в ближайшен к началу матрицы столбце, не содержалем яключиямихся ранее элементов коннутации. В каждой строке и каждон столоце матрицы может быть включено не более одного элемента коммутации. После времени, необходимого на распространение сигналов по цепян натривы элементов 10 к 11, считается, что распределение ламяти в соответствии с положениями перакимчателей

1-4 произошло и блоки памяти поступны для обращения. Адрес обращения с вхола 12 поступает в регистр 5 и передается на лешноратор 6. С ј-го выхода лешифратора 6 сигнал ву (в соответствии с впресои обращения) поступает на первые вхоль: всех элементов коммутании ј-го столона. При этом на первом выхоле включившегося эленента коммутации і-й строки (т.е. того элемента, у которого во время севиса распределения памяти на втором вхоле четвертого элемента И установился сигнал ВУ) устанавливается сигнал ВУ, который поступает на один из вколов і-го элемента ИЛИ. С ныхода і-го эленента ИЛИ сигнал поступает в апресную схену і-го блока памяти, вызывая его возбуждение. Так, если в регистр 5 поступит первый апрес, то в соответствии с пронзопелмен коммутациен через элемент ИЛИ 7 булет возбужден второй блок паинти, если в регистр 5 лоступит вто- 25 рой апрес, то через элемент КЛК 9 булет возбужлен четвертый блок паняти и так далее независимо от очередности прихода адресов обращения. Если і-й блок памяти булет отключен в процесса работы, то перераспраделение памяти произойлет пвтоматически путем переключения элементов 10 и 11 матрицы.

∵ 3

Таким образом, апресу обращения ј всегда соответствует јей блок паняти из числа неотключеники и незанятых блоков паняти.

### Формупа изобретения

Устройство лля алресания блоков памяти, содержащее группу переключателей, регистр адреса, лешифратор

апреса, группу элементов ИЛИ, причем информационным вход регистра адреса является адресным входом устройства, выхол регистра адреса соединен с входом лешифраторя апреса. выходы элементов ИЛИ группы являются пыхолями устройства, отличаюпееся тен, что, с целью упрошения устройства, в него вослени две группы элементов коммутации, образуюине треугольную натрицу размерности п-п, причен элементы компутации перной друппы расположены по главной лизгонали матрицы, а элементи коммутапин второй группы расположены под главной диагональю натрицы и образуют треугольную попматрицу элементов коммутации второй группы, і-й векод 20 дешифратора адреса соединен с первыни входани эленентов компутации первой и второй групп і-го столбыя треугольной матрины (i = 1, ..., n), выход ј-го переключателя группы соединен с вторым входом ј-го эленентв ... коммутации (ј = 1,...,п) первого столбив треугольной натрицы, первый выхол элемента коногуланни первой группы первого столбца натрины является первым выхолом устройства, пердне выходы эленентор коммутации лервой и второй групи каждой строки катрицы, кроке первой, соединены с входами соответствущих эленентов 35 ИЛИ группы, второй выход калдого элемента коммутации і-го столбца к-й строки натрицы (k = 1,...,n-1) соединек с третъни вколом элемента коннутации i-го столбца (k+1)-й строки 40 натрицы, третий выхол кажлого не элементов коммутации второй группы і-го столбца ј-й строки натрицы соелинен с вторын входон эленента коючутации (i + 1)-го столбца ј-й строки натрицы.

#### Annex 15

SU No 1388877, published April 15, 1988

## Specification of Invention to Certificate of Authorship 1388877 A1

[21] 4119339/24-24

[19] SU [11] 1388877 A1

[22] Filed: Sep. 16, 1976

[51] Int. Cl. 4 G 06 F 12/00

[46] Apr. 15, 1988, Bulletin No 14

[71] Applicant: V.D. Kalmykov Radio-Engineering Institute,

[53] UDC 681.325 (088.8)

l'agantog city

[72] Inventors: N.G. Parkhomenko, V.Yu. Lozbenev and A.P.

Kuprovskii

## [54] A DEVICE FOR ADDRESSING MEMORY BLOCKS

[57] The invention relates to the computer engineering and may be used for addressing memory blocks in a memory system. An object of the invention is a simplification of the device and enhance in its operational reliability by removing the clocked components. The device for addressing memory blocks comprises switches 1-4, address register 5, address decoder 6, OR components 7-9, switching components 10, 11. In the device the j-th memory block, being a part of not off, and not used memory blocks, will always correspond to the j-th access address.